Verilog数组语法
我是Verilog的新手,我遇到了很多麻烦。例如,我想要一个包含八个单元的数组,每个单元的宽度为8位。以下不起作用:
reg [7:0] transitionTable [0:7];
assign transitionTable[0] = 10;
既不做transitionTable[0] = 10;
或transitionTable[0] = 8'h10;
任何想法?
(如果不明显且相关:我想创建一个有限状态机,并指定数组中的状态转换,因为这似乎比一个大型的情况切换更容易。)
没有找到相关结果
已邀请:
4 个回复
孝箱捆讨
时,你应该将数组声明为
而不是a
。
蜗仓馈
,一个
寄存器和一个带有
语句的
来完成。 以下文章显示了一个完整的示例:FSM Fundamentals
刷遍派戳
距相镭
或
。标准是
但是在这里真的取决于你,但要尽量保持一致。 接下来,在数组实例化中,我们有:
其中
是每个元素的“大小”,
是数组中元素的数量。 所以,你首先要做的是:
然后,要分配特定字节(8位= 1字节),请执行:
一本学习Verilog的好书是Pil P. Chu的Verilog示例的FPGA原型。